

# KOMISIJI ZA STUDIJE II STEPENA ELEKTROTEHNIČKOG FAKULTETA U BEOGRADU

Komisija za studije II stepena, Elektrotehničkog fakulteta u Beogradu, na svojoj sednici održanoj 26.05.2015. godine imenovala nas je u Komisiju za pregled i ocenu master rada dipl. inž. Vlašković Marka pod naslovom „FPGA implementacija prijemnika radarskog signala“. Nakon pregleda materijala Komisija podnosi sledeći

## IZVEŠTAJ

### 1. Biografski podaci o kandidatu

Marko Vlašković je rođen 18.10.1991. godine u Užicu. Završio je Gimnaziju “Sveti Sava” u Požegi sa odličnim uspehom. Elektrotehnički fakultet u Beogradu je upisao 2010. godine. Diplomirao je u septembru 2014. godine na odseku za elektroniku sa prosečnom ocenom na ispitima 8.83, na diplomskom 10. Master studije na Elektrotehničkom fakultetu u Beogradu je upisao oktobra 2014. godine na Odseku za elektroniku. Položio je ispite sa prosečnom ocenom 9.80.

### 2. Opis master rada

Master rad kandidata sadrži 44 strana. Rad sadrži šest poglavlja i spisak literature sa 12 referenci.

Prvo poglavlje predstavlja uvod u kome su opisani predmet i cilj rada.

U drugom poglavlju su opisani softverski alati *Xilinx Vivado Design Suite* i *4DSP StellarIP*. Opisan je korišćen hardver: *Xilinx KC705* razvojna ploča, sa posebnim osvrtom na karakteristike *Xilinx*-ove FPGA čipove iz serije 7, *4DSP FMC142* konvertorska ploča i *Analog Devices AD9910* razvojna ploča, koja je korišćena za generisanje signala za testiranje.

Treće poglavlje sadrži teorijski deo o radarima, radarskim signalima, obradi radarskih signala, kao i *Ethernet* komunikaciji između računara i FPGA čipa. Poseban naglasak je dat na karakteristike radarskog signala i načine njegove obrade. Prikazane su mogućnosti poboljšanja najvažnijih karakteristika radara, dometa i rezolucije radara, kao i moguća ograničenja. Posebno su opisani metod „kompresije impulsa” i linearno frekventno modulisan radarski signal (*chirp* signal).

Četvrto poglavlje sadrži opis implementacije prijemnika radarskog signala na FPGA čipu. Opisani su korišćeni gotovi IP blokovi, blok za računanje Furijeove transformacije i inverzne Furijeove transformacije (*XFFT* IP blok) i blok za komunikaciju između računara i FPGA čipa (*EthernetIP* blok), kao i način njihovog konfigurisanja i povezivanja u sistem. Pored toga, opisano je i projektovanje ostalih delova sistema: blok za digitalno spuštanje učestanosti, decimacioni filtri i deo sistema koji realizuje *Fast Convolution* algoritam. Ovi blokovi su projektovani u *Matlab*-u, a zatim implementirani u VHDL-u. Za blok za digitalno spuštanje učestanosti i za svaki od šest decimacionih filtara ponaosob date su amplitudska i fazna karakteristika.

U petom poglavlju su dati rezultati simulacija i testiranja hardvera. Izvršena je diskusija dobijenih rezultata, upoređeni su rezultati dobijeni u simulaciji i rezultati dobijeni na realnom hardveru. Dat je prikaz iskorišćenosti resursa Kintex-7 FPGA čipa.

Na kraju rada je dat zaključak.

### 3. Analiza rada sa ključnim rezultatima

Master rad dipl. inž. Marka Vlaškovića se bavi problematikom projektovanja prijemnika radarskog signala učestanosti 70 MHz. Radarski signal je odabiran učestanošću od 280 MHz korišćenjem *FMC142* konvertorske ploče. Dobijeni odbirci signala su obrađeni na *Xilinx KC705* razvojnoj ploči korišćenjem metode "kompresije impulsa". Nakon obrade podaci se šalju na računar preko *Ethernet* protokola. Deo sistema je projektovan pisanjem koda u VHDL-u, a drugi deo korišćenjem postojećih IP modula iz biblioteke. Sistem je uspešno implementiran na *Kintex-7* FPGA čipu. Ispravnost sistema proverena je putem simulacije i putem testiranja hardvera dovođenjem hardverski generisanog radarskog signala na ulaz sistema.

Najvažniji doprinosi rada su:

- projektovan je i implementiran prijemnik radarskog signala na FPGA čipu, koji pored gotovih IP blokova sadrži i blokove koje je kandidat samostalno projektovao u *VHDL*-u i *Matlab*-u,

-korišćene su napredne metode za poboljšanje najvažnijih karakteristika radara, dometa i rezolucije. Tom prilikom korišćen je metod "kompresije impulsa" u frekventnom domenu.

### 4. Zaključak i predlog

Kandidat Marko Vlašković je projektovao i hardverski implementirao prijemnik radarskog signala učestanosti 70 MHz i eksperimentalno proverio ispravnost realizacije tog sistema.

Kandidat je iskazao veliku samostalnost i sistematičnost u svom radu, kao i inovativne elemente u rešavanju problematike rada.

Na osnovu gore navedenog komisija predlaže Nastavno-naučnom veću Elektrotehničkog fakulteta u Beogradu da prihvati rad "FPGA implementacija prijemnika radarskog signala" dipl. inž. Marka Vlaškovića kao master rad i odobri javnu i usmenu odbranu.

U Beogradu, 28.08.2015.

Članovi komisije:



dr Jelena Popović-Božović, doc.



dr Radivoje Đurić, doc.